Diseño de Decodificador de direcciones 8085

Ejercicio 1: Diseñar el decodificador de direcciones utilizando compuertas lógicas, para un sistema microprocesado que tiene un bus de datos y direcciones de 16 bits, con el siguiente mapa de memoria.

Representamos

Disp.	Rango	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
ROM1	0000H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	3FFFH	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
ROM2	4000H	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	47FFH	0	1	0	0	0	1	1	1	1	1	1	1	1	1	1	1
LIBRE	4800H	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0
	BFFFH	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
RAM	C000H	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	FFFFH	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1

Tabla de Verdad.

A15	A14	ROM1	ROM2	LIBRE	RAM
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Ejercicio 2: Diseñar el decodificador de direcciones utilizando el demux 74138, para un sistema microprocesado, que tiene el siguiente mapa de memoria.

Disp.	Rango.	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
EEPROM	0000H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	1FFFH	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1
RAM1	6000H	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	7FFFH	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
RAM2	8000H	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	9FFFH	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1
RAM4	E000H	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	FFFFH	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

A15	A14	ROM1	ROM2	LIBRE	RAM
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

1        CONCLUSIONES Y RECOMENDACIONES

·         Se ha aplicado la metodología de manera correcta para determinar el circuito lógico por medio de un mapa de memoria.

·         Se recomienda tener en cuenta al momento de realizar el circuito las que tipo de valores se está enviando.

2        REFERENCIAS BIBLIOGRÁFICAS

SENA-MANUAL DE PROTEUS obtenido de

http://www.tecnica1lomas.com.ar/tutoriales/manual-proteus.pdf

Descargar Documento

MEGA